HotChips2026：英伟达详解88核VeraCPU——空间多线程基准、1.2TBsSOCAMM2内存与智能体负载细节公布

图 1：英伟达 Vera CPU

英伟达近几个月来持续披露面向智能体数据中心的下一代 Vera CPU，并在 Hot Chips 2026 大会上进一步补充了相关细节。此前，外界已经了解到 Vera 与 AMD 下一代 Venice CPU 的对比情况，以及 Olympus 核心的内部结构。此次，英伟达进一步说明了空间多线程技术、内存子系统，以及 Vera 所针对的具体负载类型。

Vera 是英伟达首款采用自研核心的 CPU，而前代 Grace 仍然沿用的是 Arm 的现成设计。Vera 目前只推出单一 88 核规格。与 x86 阵营的对手相比，其主要差异体现在英伟达所称的空间多线程技术、LPDDR5X 内存子系统，以及采用整块计算芯片而非计算小芯片的设计路线上。

面向智能体负载的代理指标

英伟达称，Vera 是专为智能体 AI 负载而设计的。目前，这类负载的性能评测口径仍处于形成阶段。不少 CPU 密集型任务常被当作代理指标使用，例如代码编译；但要衡量完整智能体链路的实际表现，情况既复杂又缺乏统一标准。英伟达将智能体 AI 称作 " 历史上最复杂的计算负载 "。

图 2：英伟达把智能体 AI 定位为历史上最复杂的计算负载。（图片来源：英伟达）

英伟达以无头浏览器为例，用经过优化的代码来模拟智能体使用浏览器的方式。与 96 核 EPYC 9655P 相比，英伟达称，随着浏览器实例数量的增加，Vera 的速度要快 24%。

智能体在抓取网页信息时，通常可以省去人类浏览时的不少环节。英伟达给出的例子是：去掉 GUI 渲染、字体和媒体解码等步骤后，智能体的浏览流程速度可以提升 4.5 倍。这也说明，把传统负载的测试成绩直接套用到智能体工作流上，并不是一件简单的事。

图 3：无头浏览器场景。去掉渲染等环节后，浏览流程可快 4.5 倍；随实例增加，Vera 较传统 CPU 快 24%。（图片来源：英伟达）

另一个参照是代码编译，因为智能体会在系统上寻找并编译软件。相对 96 核 EPYC 9655P，英伟达称 Vera 在原生 AArch64 目标下编译 Linux 内核快 22%，交叉编译到 x86 则快 14%。不过智能体链路很长、很复杂，会涉及多种负载。

图 4：Linux 内核编译。原生 AArch64 快 22%，交叉编译 x86 快 14%。对比对象为 96 核 EPYC 9655P。（图片来源：英伟达）

Olympus 大核与空间多线程

英伟达再次强调 Vera 内部大核的重要性，包括较大的分支预测单元（BPU）、神经分支预测器和 10 路解码。Olympus 核心架构此前已经披露，总体是一款面向高单核吞吐的宽发射核心。

图 5：Olympus 微架构示意，前端为 10 路解码。（图片来源：英伟达）

图 6：传统计算小芯片方案与 Vera 整块计算芯片对比。（图片来源：英伟达）

Vera 的一个关键设计点是空间多线程。英伟达在 Hot Chips 2026 上做了更细的说明：把核心资源分到两条流水线上，数据和缓存仍可按需在线程之间移动。为展示效果，英伟达给出了 SPEC CPU 2017 Integer Rate 的结果。

这组数据体现的是邻线程干扰。英伟达先测单核性能，再在另一条线程也在工作时测同一负载。数据显示，Vera 对邻线程更不敏感，而 " 传统 CPU" 掉速更明显。英伟达没有说明这里对比的是哪一款 CPU。

与传统同时多线程（SMT）仍有差别。传统 SMT 把资源按时间片分给两条线程，分支预测与解码之间会出现空隙。Vera 的空间多线程里，线程仍会在核心内争夺资源，但英伟达可以用更确定的方式处理邻线程需求，从而在第二条线程工作时，单核性能下降更为稳定。

图 7：空间多线程与传统 SMT 对比，以及 SPEC CPU 2017 Integer Rate 邻线程干扰结果。（图片来源：英伟达）

第二代可扩展一致性互连（SCF）负责在芯片上搬运数据。英伟达此次没有就 SCF 给出新的信息披露。集中式一致性交换节点（CSN）把核心接到合计 164MB 的三级缓存池，并通向更外围的内存子系统。

图 8：第二代 SCF 布局。CSN 连接核心与合计 164MB 的三级缓存，并通向内存子系统。（图片来源：英伟达）

LPDDR5X 与 SOCAMM2：容量、带宽和功耗

系统层面，英伟达没有采用传统 RDIMM，而是用了 LPDDR5X。这一选择建立在可维护的 SOCAMM2 设计上。每颗 Vera CPU 在板上有 8 个 SOCAMM2 插槽，容量最高 1.5TB，带宽 1.2TB/s。

图 9：Vera 计算芯片与外围 I/O、内存控制器示意，标出 1.5TB SOCAMM LPDDR5X 与 1.2TB/s 内存带宽。（图片来源：英伟达）

LPDDR5X 的传输速率可以高于 DDR5 RDIMM，至少相对于单 Rank DIMM 是如此。不过推动英伟达选择 LPDDR5X 的，看起来主要不是性能，而是功耗。英伟达在 Hot Chips 上把 " 为受功耗限制的数据中心提供 CPU" 作为 Vera 的支柱之一。美光称，其 LPDDR5X 功耗大约只有传统 RDIMM 的三分之一。

英伟达还用每瓦带宽来对比 Vera 的 LPDDR5X 系统与传统 RDIMM。这一图示能说明问题，但用峰值带宽来衡量功耗，口径上可能带来一定误导。

图 10：Vera 板卡与每瓦带宽对比。英伟达以此说明 LPDDR5X 相对传统 RDIMM 的能效。（图片来源：英伟达）

英伟达表示，Vera 在 1.5TB、9600 MT/s 的满配内存下，整套内存功耗在 30W 到 40W 之间。RDIMM 的功耗随容量、通道和传输速率变化很大，配置拉高后很容易超过 100W。

市场位置：Grace 之后的加码，对手转向 Venice

英伟达此前已将 Grace 部署进数据中心，据称独立服务器出货量已达到 " 数十万 " 级规模。Vera 则是英伟达在争夺持续扩张的智能体 CPU 市场过程中的又一次重要推进。这款产品的定向性很强：目前仅提供单一 88 核规格，并且已经进入大规模部署阶段。英伟达在演讲前一天宣布，SpaceXAI 将部署 Vera。

英伟达以 AMD EPYC 9755 为基准，对 SPEC CPU 2026 的单核性能做了归一化处理。由于核心数量不同，这可以解释分项数据上出现的巨大落差；但从整体分数来看，Vera 仅领先 3%。英伟达方面表示，在与智能体 AI 最为相关的负载类型上，Vera 有着明显的性能提升。

图 11：SPEC CPU 2026 分项单核成绩对 EPYC 9755 归一化。整体分数 Vera 领先 3%。（图片来源：英伟达）

对 Vera 来说，更难对付的对手不是 Turin，而是 AMD 今年 6 月推出的 Venice，以及英特尔在英伟达走下讲台后不久详解的 Diamond Rapids。Vera 已经有不少卖点，但英伟达数据中心 CPU 业务接下来几代会不会扩容、又如何扩容，仍有待观察。公司或许会继续加码智能体工作流，也可能为迁就超大规模云厂商而做产品切分。

来源：

https://www.tomshardware.com/pc-components/cpus/hot-chips-2026-nvidia-breaks-down-88-core-vera-cpu-spatial-multithreading-benchmarked-1-2-tb-s-socamm2-memory-agentic-workloads-detailed-and-more